ThinkingMachine

About Me

半導体と低レベルな計算機技術を専門的に扱うエンジニアです。

大原遼太郎・小早川倫広 “組込みシステム教育のためのFPGAボードの開発” 電子情報通信学会第78回全国大会 1H-01 東京 2016
R. Ohara et al. “A 1W8R 20T SRAM Codebook for 20% Energy Reduction in Mixed-Precision Deep-Learning Inference Processor System” 2023 IEEE 5th International Conference on Artificial Intelligence Circuits and Systems (AICAS) Hangzhou China 2023 pp. 1-5 doi: 10.1109/AICAS57966.2023.10168555.
大原遼太郎加太雅也太地正和福永篤安田祐人濱邉理玖和泉慎太郎川口博 “1W/8R 20T SRAMコードブックメモリによる深層学習プロセッサの主記憶帯域削減” 集積回路研究会（ICD）アナログ.アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用日本北海道大学 2023 ISSN 2432-6380
R. Ohara Y. Yasuda R. Hamabe I. Toru S. Izumi and H. Kawaguchi “3D Reconstruction from Outdoor Ultrasonic Image Using Variation Autoencoder” 2022 IEEE International Ultrasonics Symposium (IUS) Venice Italy 2022 pp. 1-5 doi: 10.1109/IUS54386.2022.9958685.
大原遼太郎平田遼 “オープンソースなサイドチャネル解析評価ボードの開発” RISC-V Day Tokyo2023 Summer 日本東京 2023

ドローンの遠隔操作のための画像処理プログラムを開発。全方位カメラの映像をスマートフォンにストリーミングし、VRで表示するプログラムを開発。

大崎の研究所にて深層学習モデルの分散学習技術の追試を行い、論文をもとに深層学習のLossを3値に圧縮し、分散学習を行う技術を実装し再現に成功。

ダブルポンピングSRAMをメモリセルから周辺回路、デコーダまで含めて実装し、シミュレータ上で動作を確認。

GPGPUによる画像処理技術の検証。

物体の計数のための深層学習モデルの開発、深層学習プロセッサの開発、市販のAIチップを利用した音声認識エッジAIの実装。

Verilog: 信号処理回路やRISC-V、DNNアクセラレータの開発、PYNQを使用したAXIバスの実装経験。
Verilogen: Python上で動作するVerilogのDSL。
Chisel: Scala上で動作するVerilogのDSL。RISC-VのSoC開発フレームワークRocketChip上でAXIバスとSOC外部のメモリモジュールの接続インタフェース開発、テープアウト経験あり。
ASIP Designer: Synopsysのプロセッサ開発用DSL。